home *** CD-ROM | disk | FTP | other *** search
/ Light ROM 4 / Light ROM 4 - Disc 1.iso / text / maillist / 1995 / 1095.doc / 000164_owner-lightwav…mail.webcom.com_Tue Oct 3 14:56:52 1995.msg < prev    next >
Internet Message Format  |  1995-11-07  |  3KB
  1. Received: by mail.webcom.com
  2.     (1.37.109.15/16.2) id AA143997411; Tue, 3 Oct 1995 14:56:52 -0700
  3. Return-Path: <owner-lightwave@mail.webcom.com>
  4. Received: from mrpitt.dti.com by mail.webcom.com with SMTP
  5.     (1.37.109.15/16.2) id AA143067365; Tue, 3 Oct 1995 14:56:05 -0700
  6. Received: from assman (192.84.116.12) by mrpitt.dti.com id <A19951003211757178@mrpitt.dti.com>; Tue, 03 Oct 1995 16:17:57 -0500
  7. Comments: Authenticated sender is <blaise@mrpitt.dti.com>
  8. From: "Blaise Fanning" <Blaise Fanning@mrpitt.dti.com>
  9. Organization:  Deskstation Technology
  10. To: lightwave@mail.webcom.com
  11. Date:          Tue, 3 Oct 1995 16:50:15 +0000
  12. Subject:       Re: News About Raptor
  13. Reply-To: blaise@mrpitt.dti.com
  14. X-Confirm-Reading-To: blaise@kramer.dti.com
  15. X-Pmrqc:       1
  16. Priority: normal
  17. X-Mailer: Pegasus Mail for Windows (v2.01)
  18. Sender: owner-lightwave@mail.webcom.com
  19. Precedence: bulk
  20.  
  21. > Date:          Tue, 3 Oct 1995 14:32:48 -0700
  22. > From:          03-Oct-1995 1705 <leimberger@marbls.ENET.dec.com>
  23. > To:            "cevanim@aol.com"@24580.ENET.dec.com
  24. > Cc:            lightwave@marbls.ENET.dec.com
  25. > Subject:       Re: News About Raptor
  26.  
  27. > 
  28. > >I've also been told by a supplier at a show that the 21164 would have a data
  29. > >path of 256. Not being technical I didn't have the right questions to ask
  30. > >him.  Why are they telling us that at the shows, with the new chip coming out
  31. > >with only 128 it causes us to lose confindence in them?
  32. > 
  33. > Well I could probably find out, but won't bother. However I do know that
  34. > Data Paths, and pincount don't always jive. It is very possible a device
  35. > could have a 256 data path internal and a 128 bus external. 
  36. > 
  37. > bill
  38.  
  39. Since I've taken on the mantle of the guardian of truth, I'd like to 
  40. comment on today's verdict...Doh!
  41.  
  42. The data path inside the chip between the 96kB SCache and the 
  43. processor core is also 128 bit.  From page 2-13 of the "Alpha 21164 
  44. Microprocessor Hardware Reference Manual":
  45.  
  46.     The second-level cache (Scache) is a 96K-byte, 3-way,
  47.     set-associative,physical,write-back,write-allocate cache with
  48.     32- or 64-byte blocks.  It is a mixed data and instruction
  49.     cache.  The Scache is fully pipelined;  it processes read and
  50.     write operations at the rate of one INT16 per CPU cycle and can
  51.     alternate between read and write accesses without bubble cycles.
  52.  
  53. The part about one "INT16" per CPU cycle means that the SCache deals 
  54. with one 16 byte quantity per cycle.  16 bytes * 8 bits/byte = 128 
  55. bits.  Therefore, the significant data path inside the chip is not 
  56. 256 bits, but 128.
  57.  
  58. I'll try to stop rambling on, but probably not while people are still 
  59. spreading misconceptions about things. (Not that Bill was, but I 
  60. thought I'd save him the trouble of finding out...)
  61.  
  62.  
  63.  
  64. Blaise Fanning
  65. Chief Technology Officer
  66. Deskstation Technology
  67. (913) 599-1900
  68. blaise@dti.com
  69. --
  70. "Blaise Fanning" <Blaise Fanning@mrpitt.dti.com> sent this message.
  71. To Post a Message           : lightwave@webcom.com
  72. Un/Subscription Requests To : lightwave-request@webcom.com
  73. (DIGEST)                 or : lightwave-digest-request@webcom.com
  74. Administrative Items To     : owner-lightwave@webcom.com